Điều 9. Nội dung hoạt động trong lĩnh vực thiết kế, sản xuất, đóng gói, kiểm thử vi mạch bán dẫn của cá nhân
Cá nhân có hoạt động trong lĩnh vực thiết kế, sản xuất, đóng gói, kiểm thử vi mạch bán dẫn là cá nhân có một trong các hoạt động sau:
1. Thiết kế:
Thiết kế kiến trúc chip: Phân tích yêu cầu sản phẩm, xây dựng đặc tả hệ thống (system specification), thiết kế kiến trúc chip, phân chia block/chức năng, lựa chọn công nghệ (node, process), xây dựng mô hình hành vi (behavioral model), định nghĩa giao tiếp (bus, protocol: AXI, PCIe).
Thiết kế luận lý (Logical design - Front End design): Thiết kế RTL, thiết kế FSM, datapath, thiết kế pipeline, cache, memory controller, tối ưu timing, area, power, code review, lint checking.
Thiết kế FPGA (FPGA Design): Chuyển đổi kiến trúc sang nền tảng FPGA, tối ưu hóa tài nguyên (LUTs, DSP, BRAM), thiết kế hệ thống trên chip (SoC FPGA), thực hiện quy trình Synthesis, Place & Route trên FPGA, gỡ lỗi phần cứng (Hardware debugging) và tạo nguyên mẫu (Prototyping) để kiểm chứng tính năng trước khi sản xuất chip (ASIC).
Thiết kế tương tự: Thiết kế mạch analog, thiết kế PLL, ADC/DAC, thiết kế PHY (USB, PCIe, DDR), phân tích nhiễu, độ ổn định, mô phỏng SPICE.
Thiết kế vật lý (Physical design - Back End design): Tổng hợp thiết kế logic (chuyển mã RLT thành mạng lưới các cổng logic), floor planning , sắp xếp và đi dây (placement & routing), clock tree synthesis (CTS), timing closure, tối ưu hóa công suất (power optimization), power integrity analysis, signal integrity analysis, Parasitic extraction, vẽ layout transistor/cell, matching, symmetry (analog), kiểm tra DRC (Design Rule Check), LVS (Layout vs Schematic), tối ưu diện tích & hiệu năng, phân tích thời gian trễ (Static timing analysis - STA), phân tích công suất, IR drop/electromigration, Phân tích nhiễu (Noise /crosstalk analysis), phân tích latch-up trên layout, phân tích ký sinh trên layout, post-layout simulation, xác định độ tin cậy (Reliability analysis), chuẩn bị cho sản xuất (Tape-out preparation).
Kiểm tra thiết kế: Viết testbench (SystemVerilog, UVM), xây dựng tình huống kiểm tra, simulation (functional verification), sửa lỗi logic.
Thiết kế, tích hợp, cấu hình, tùy chỉnh, kiểm tra tương thích IP core.
Thiết kế phần mềm, công cụ thiết kế vi mạch bán dẫn (EDA).
Đào tạo thiết kế, sản xuất, đóng gói, kiểm thử vi mạch bán dẫn.
2. Sản xuất:
a) Tham gia trực tiếp vào các công đoạn sản xuất tại các nhà máy quy định tại khoản 2 Điều 7 Nghị quyết này.
b) Tham gia vào các công đoạn phân tích, thiết kế, lập trình, kiểm thử phần mềm quy định tại điểm h và điểm i, Khoản 2, Điều 7 Nghị quyết này.
3. Đóng gói, kiểm thử:
a) Đóng gói: thực hiện thiết kế và phát triển giải pháp đóng gói; lựa chọn công nghệ và vật liệu đóng gói; thiết kế cấu trúc package (bao gồm wire bonding, flip-chip, wafer-level packaging và các công nghệ liên quan); mô phỏng cơ học, nhiệt và điện của package; xây dựng quy trình đóng gói; chuẩn bị bề mặt (Plasma cleaning), thực hiện gắn chip (die attach), kết nối điện (wire bond/flip-chip), đúc khuôn (molding), và hoàn thiện sản phẩm; kiểm tra và kiểm soát chất lượng trong quá trình đóng gói; đánh giá độ tin cậy của package (bao gồm thử nghiệm nhiệt, cơ, độ ẩm và tuổi thọ); phân tích lỗi và hư hỏng trong quá trình đóng gói; tối ưu hóa quy trình, vật liệu và chi phí; xây dựng tài liệu kỹ thuật, tiêu chuẩn và quy trình; phối hợp với các hoạt động kiểm thử, sản xuất và thiết kế nhằm đảm bảo khả năng sản xuất và chất lượng sản phẩm.
b) Kiểm thử: lập kế hoạch và chiến lược kiểm thử; thiết lập truy vết (traceability) giữa yêu cầu thiết kế, test case và kết quả; thiết kế và phát triển môi trường kiểm thử (testbench, test case, test script); thực hiện kiểm thử (test execution) bao gồm mô phỏng (simulation), kiểm tra hồi quy (regression), tự động hóa (CI/CD), formal verification, emulation và co-verification; đánh giá độ bao phủ (code/functional coverage) và phân tích khoảng trống (coverage gap); thiết kế cho kiểm thử (DFT), đánh giá khả năng kiểm thử của thiết kế (testability), bao gồm scan chain, MBIST, LBIST, boundary scan (JTAG) và tạo mẫu kiểm thử (ATPG – Automatic Test Pattern Generation) phục vụ phát hiện lỗi vật lý; Tạo các mẫu xung điện để máy ATE đọc được lỗi vật lý; thực hiện debug, quản lý vòng đời lỗi và xác nhận sửa lỗi; phát triển, debug và vận hành chương trình kiểm thử trên thiết bị ATE, tối ưu thời gian và chi phí kiểm thử; thực hiện kiểm thử wafer, kiểm thử chip sau đóng gói, kiểm thử hệ thống (SLT), kiểm thử nguyên mẫu (prototype testing), silicon bring-up và validation trên phòng thí nghiệm, bao gồm trên chip mẫu, FPGA hoặc hệ thống thử nghiệm; đo kiểm đặc tính (characterization), đánh giá độ tin cậy (reliability/stress test); phân tích dữ liệu, năng suất (yield) và tương quan giữa các công đoạn; phân tích lỗi chuyên sâu (failure analysis); lập báo cáo, quản lý dữ liệu kiểm thử; tuân thủ tiêu chuẩn chất lượng và yêu cầu bảo mật.
c) Tham gia vào các công đoạn phân tích, thiết kế, lập trình, kiểm thử phần mềm quy định tại điểm b, Khoản 3, Điều 7 Nghị quyết này.
d) Đối với các nội dung khác phát sinh ngoài quy định của Điều này, UBND thành phố giao Sở Khoa học và Công nghệ xác định đối với từng trường hợp cụ thể.